期刊名称：Intelligent Systems in Electrical Engineering
印刷版ISSN：2251-6530
电子版ISSN：2252-083X
出版年度：2014
卷号：5
期号：3
页码：15-22
语种：Persian
摘要：چکيده: کاربرد وسيع حلقه‌های قفل شونده فاز در انواع مدارهای مخابراتی و الکترونيکی و چند منظوره بودن اين مدارها، سبب شده است که طراحی بهينه آنها مورد توجه پژوهشگران قرار گيرد. بی ترديد توان مصرفی پايين و تاخير کمتر از مهمترين اهدافی است که در طراحی حلقه‌های قفل شونده فاز به آن پرداخته ميشود. در اين تحقيق، فرآيند طراحی و بهينه‌سازی عملکرد حلقه‌های قفل شونده فاز در سطح مدارهای مجتمع، با استفاده از الگوريتم بهينه‌سازی ازدحام ذرات پيشنهاد شده است. در روش پيشنهاد شده، به جای آزمايش و شبيهسازيهای مکرر و مبتنی بر روش سعی و خطا برای دستيابی به پارامترهای مطلوب در يک مدار مجتمع آشکارساز فاز- فرکانس، متغيرهای تاثيرگذار در عملکرد آن (که بيشتر ابعاد ترانزيستورها هستند)، به الگوريتم ازدحام ذرات ارايه و فرآيند بهينه‌سازی با اين الگوريتم محقق ميشود. نتايج به دست آمده گويای توانايی قابل توجه اين روش ابتکاری در يافتن ترانزيستورهايی با بهترين ابعاد برای دستيابی به توان مصرفی و تاخير بهينه، در مقايسه با روشهای معمول طراحی است. اگرچه نتايج اين تحقيق به شکل مصداقی برای آشکارساز مجتمع فاز- فرکانس ارايه شده است، اما نتايج مناسب به دست آمده، قابليت روش ارايه شده را برای طراحی ساير مدارهای مجتمع کاربردی نشان ميدهد.
其他摘要：here is a growing interest in the optimal design of the phase locked loops, because these circuits are widely used in communication and electronic circuits. Undoubtedly the most important objectives in designing PLLs (phase locked loops) are low power consumption and low delay. In this paper, the process of designing and the optimization of PFD (one of the main part in PLLs) are proposed by using particle swarm optimization (PSO) algorithm. In the proposed method, instead of carrying out the frequent experiments and simulations based on trial and error to achieve the desired parameters of the phase frequency detector, effective variables are sent to the PSO algorithm and optimization process is done by this algorithm. The results show a remarkable ability of this heuristic method to find transistors sizing for optimal power consumption and delay.
