摘要：El presente trabajo propone una técnica para diseñar, a partir de elementos altamente r esistivos, circuitos integrados CMOS analógicos tales como amplificadores compensados en offset, filtros sintonizables de baja frecuencia, espejos de corriente programables y generadores de funciones de membresía. La técnica propuesta incorpora transistore s operando en la región de inversión débil para reducir los requerimientos de área y las contribuciones de offset, así como para reducir las componentes de ruido y distorsión, mejorando el compromiso exactitud - velocidad - potencia. É stas características perm iten facilitar el acondicionamiento de señales de baja frecuencia y habilitar el diseño de dispositivos con sintonización multidécada de ganancia y frecuencia. Por otro lado, los circuitos propuestos son atractivos para la implementación analógica de arqui tecturas reservadas al ámbito digital, tales como filtros adaptables y sistemas difusos, por mencionar algunos, así como dispositivos de procesamiento y acondicionamiento de señal de alta eficiencia. Se reportan caracterizaciones a partir de simulaciones, mediciones y análisis estadísticos de prototipos diseñados con una tecnología CMOS de 0.5 m de largo de canal, dos capas de polisilicio y tres capas de metal. Los resultados obtenidos concuerdan con aquellos anticipados e n el diseño de los circuitos.
其他摘要：This work proposes a technique for design of CMOS analog integrated circuits such as offset compensate d amplifiers, low - frequency filters, programmable current mirrors and membership function generators, based on high - value (quasi - infinite) resistors. The proposed technique incorporates transistors operating in weak - inversion mode in order to reduce the ar ea requirements and minimize the DC - offset. In addition, improvement on both, noise performance and linearity, are achieved along with an enhanced speed - accuracy - power tradeoff. Those features make easier the processing of low - frequency signals and allow t he design of systems with multi - decade tunability of gain and frequency. T he presented circuits are attractive for implement ation of high - accuracy processors for signal conditioning as well as architectures usually reserved to digital approaches, for insta nce neural networks, adaptive filters, and neuro - fuzzy systems, to mention a few. Characterization through computer simulations, statistical analysis and experimental measurements of prototypes in a double - poly, three metal layers, 0.5μm CMOS technology ar e reported. The attained results follow the course anticipated in the design of the circuits.
