首页期刊浏览 2025年02月23日星期日

登录注册

高级检索

专家检索

全文

有全文链接

1篇

出版年度

2021

1篇

作者

	AISHWARIYA.V	1篇
	AISWARYA .AR	1篇
	DEEPA.M	1篇
	SIJI SIVANANDAN	1篇

来源期刊

International Journal of Innovative Research in Science, Engineering and Technology

1篇

学科主题

社会学

1篇

语种

英文

1篇

国别/地区

印度

1篇

检索条件:"( ( 高级检索(( ((AU:(("AISWARYA .AR")))) )) ) )"

共 1 条记录

排序：全选导出：

1.FPGA Implementation of Complex Floating Point Vedic Multiplier with Minimum Path Delay

作　　者：AISHWARIYA.V ;AISWARYA .AR ;DEEPA.M 等

出　　处：International Journal of Innovative Research in Science, Engineering and Technology. 2021 ;10(6).doi:10.15680/IJIRSET.2021.1006047

出版社：S&S Publications

文章 ID：1038799936

文章详细

1

电话：010-85195300

E-mail：cassoa@cass.org.cn

地址：中国北京建国门内大街5号中国社会科学院1#楼

扫一扫关注微信

联系我们|关于我们|网站声明

国家哲学社会科学文献中心版权所有