首页期刊浏览 2024年11月29日星期五

登录注册

全文

有本地全文

1篇

出版年度

2017

1篇

作者

	Cletus Crasta	1篇
	K. M. Balakrishna	1篇
	Shankaranarayana Bhat M	1篇
	Vivek Hegde N	1篇

来源期刊

International Journal of Advanced Research in Computer Engineering & Technology (IJARCET)

1篇

学科主题

计算技术、计算机技术

1篇

语种

英文

1篇

国别/地区

印度

1篇

检索条件:"( ( 高级检索(( ((AU:(("Cletus Crasta")))) )) ) )"

共 1 条记录

排序：全选导出：

1.Design and Implementation of Address cum Data bus Encoder for Low Power

作　　者：Shankaranarayana Bhat M ;Vivek Hegde N ;Cletus Crasta 等

出　　处：International Journal of Advanced Research in Computer Engineering & Technology (IJARCET). 2017 ;6(11):1646-1649.

出版社：Shri Pannalal Research Institute of Technolgy

文章 ID：215495386

文章详细全文下载

1

电话：010-85195300

E-mail：cassoa@cass.org.cn

地址：中国北京建国门内大街5号中国社会科学院1#楼

扫一扫关注微信

联系我们|关于我们|网站声明

国家哲学社会科学文献中心版权所有