首页期刊浏览 2024年12月03日星期二

登录注册

全文

有本地全文

1篇

出版年度

2015

1篇

作者

	Dr.T.VIGNESWARAN	1篇
	P.RADHIKA	1篇

来源期刊

Journal of Theoretical and Applied Information Technology

1篇

学科主题

计算技术、计算机技术

1篇

语种

英文

1篇

国别/地区

巴基斯坦

1篇

检索条件:"( ( 高级检索(( ((AU:(("Dr.T.VIGNESWARAN")))) )) ) )"

共 1 条记录

排序：全选导出：

1.DESIGN OF LOW POWER REDUCED WALLACE MULTIPLIER WITH COMPACT CARRY SELECT ADDER, HALF ADDER & FULL ADDER USING CMOS TECHNOLOGY

作　　者：P.RADHIKA ;Dr.T.VIGNESWARAN

出　　处：Journal of Theoretical and Applied Information Technology. 2015 ;74(2).

出版社：Journal of Theoretical and Applied

文章 ID：187140575

文章详细全文下载

1

电话：010-85195300

E-mail：cassoa@cass.org.cn

地址：中国北京建国门内大街5号中国社会科学院1#楼

扫一扫关注微信

联系我们|关于我们|网站声明

国家哲学社会科学文献中心版权所有