首页期刊浏览 2025年02月19日星期三

登录注册

高级检索

专家检索

全文

有本地全文

1篇

出版年度

2019

1篇

作者

	B. S. KIREI	1篇
	M. D. TOPA	1篇
	S. HINTEA	1篇
	V.-I.-M. CHEREJA	1篇

来源期刊

Advances in Electrical and Computer Engineering

1篇

学科主题

计算技术、计算机技术

1篇

语种

英文

1篇

国别/地区

罗马尼亚

1篇

检索条件:"( ( 高级检索(( ((AU:(("V.-I.-M. CHEREJA")))) )) ) )"

共 1 条记录

排序：全选导出：

1.PAELib: A VHDL Library for Area and Power Dissipation Estimation of CMOS Logic Circuits

作　　者：B. S. KIREI ;V.-I.-M. CHEREJA ;S. HINTEA 等

出　　处：Advances in Electrical and Computer Engineering. 2019 ;19(1):9-16.doi:10.4316/AECE.2019.01002

出版社：Universitatea "Stefan cel Mare" Suceava

文章 ID：264805121

文章详细全文下载

1

电话：010-85195300

E-mail：cassoa@cass.org.cn

地址：中国北京建国门内大街5号中国社会科学院1#楼

扫一扫关注微信

联系我们|关于我们|网站声明

国家哲学社会科学文献中心版权所有