首页期刊浏览 2024年11月24日星期日

登录注册

全文

	有全文链接	1篇
	有本地全文	1篇

出版年度

	2011	1篇
	2008	1篇

作者

	A. Dandapat	2篇
	A. Banerjee	1篇
	D. Mukhopadhyay	1篇
	P. Bhattacharyya	1篇
	P. Saha	1篇

	P. Sarkar	1篇
	S. Ghosal	1篇

来源期刊

	International Journal of Computer Systems Science and Engineering	1篇
	International Journal on Smart Sensing and Intelligent Systems	1篇

学科主题

	人工智能理论	1篇
	计算技术、计算机技术	1篇

语种

英文

2篇

国别/地区

	土耳其	1篇
	美国	1篇

检索条件:"( ( 高级检索(( ((AU:(("A. Dandapat")))) )) ) )"

共 2 条记录

排序：全选导出：

1.Vedic Mathematics Based 32-Bit Multiplier Design for High Speed Low Power Processors

作　　者：P. Saha ;A. Banerjee ;A. Dandapat 等

出　　处：International Journal on Smart Sensing and Intelligent Systems. 2011 ;4(02):268-284.

出版社：Massey University

文章 ID：49469004

文章详细全文下载
2.A 1.2-ns16×16-Bit Binary Multiplier Using High Speed Compressors

作　　者：A. Dandapat ;S. Ghosal ;P. Sarkar 等

出　　处：International Journal of Computer Systems Science and Engineering. 2008 ;04(03):234-234.

出版社：World Academy of Science, Engineering and Technology

文章 ID：46789666

文章详细

1

电话：010-85195300

E-mail：cassoa@cass.org.cn

地址：中国北京建国门内大街5号中国社会科学院1#楼

扫一扫关注微信

联系我们|关于我们|网站声明

国家哲学社会科学文献中心版权所有