首页期刊浏览 2025年02月21日星期五

登录注册

全文

有本地全文

1篇

出版年度

2005

1篇

作者

	E. Mozef.	1篇
	Mushlihudin Mushlihudin	1篇
	W. Tri Hartono	1篇

来源期刊

TELKOMNIKA (Telecommunication Computing Electronics and Control)

1篇

学科主题

计算技术、计算机技术

1篇

语种

印度尼西亚语

1篇

国别/地区

印度尼西亚

1篇

检索条件:"( ( 高级检索(( ((AU:(("E. Mozef.")))) )) ) )"

共 1 条记录

排序：全选导出：

1.DESAIN DAN SIMULASI ARITHMETIC LOGIC UNIT DENGAN VHDL UNTUK PROCESSOR ELEMENT RISC ARSITEKTUR PARALEL PENGOLAHAN CITRA LAPCAM

作　　者：W. Tri Hartono ;E. Mozef. ;Mushlihudin Mushlihudin

出　　处：TELKOMNIKA (Telecommunication Computing Electronics and Control). 2005 ;3(1):47-53.doi:10.12928/telkomnika.v3i1.1217

出版社：Universitas Ahmad Dahlan

文章 ID：100218124

文章详细全文下载

1

电话：010-85195300

E-mail：cassoa@cass.org.cn

地址：中国北京建国门内大街5号中国社会科学院1#楼

扫一扫关注微信

联系我们|关于我们|网站声明

国家哲学社会科学文献中心版权所有