首页期刊浏览 2024年11月26日星期二

登录注册

全文

有本地全文

1篇

出版年度

2016

1篇

作者

	C.Dhivya	1篇
	D.Maheswari	1篇
	M.Nargeesh Banu	1篇
	M.Thiruppathi	1篇

来源期刊

International Journal of Innovative Research in Computer and Communication Engineering

1篇

学科主题

计算技术、计算机技术

1篇

语种

英文

1篇

国别/地区

印度

1篇

检索条件:"( ( 高级检索(( ((AU:(("M.Thiruppathi")))) )) ) )"

共 1 条记录

排序：全选导出：

1.Design of High Speed 32 Bit Multiplier Using Multiplexer Based Full Adder

作　　者：C.Dhivya ;M.Thiruppathi ;M.Nargeesh Banu 等

出　　处：International Journal of Innovative Research in Computer and Communication Engineering. 2016 ;4(3):3577.doi:10.15680/IJIRCCE.2016.0403154

出版社：S&S Publications

文章 ID：179506562

文章详细全文下载

1

电话：010-85195300

E-mail：cassoa@cass.org.cn

地址：中国北京建国门内大街5号中国社会科学院1#楼

扫一扫关注微信

联系我们|关于我们|网站声明

国家哲学社会科学文献中心版权所有