首页期刊浏览 2024年12月01日星期日

登录注册

高级检索

专家检索

全文

有本地全文

1篇

出版年度

2014

1篇

作者

	BHARATHI V	1篇
	DEEPIKA SRIVASTAVA	1篇
	R DHANABAL	1篇

来源期刊

Journal of Theoretical and Applied Information Technology

1篇

学科主题

计算技术、计算机技术

1篇

语种

英文

1篇

国别/地区

巴基斯坦

1篇

检索条件:"( ( 高级检索(( ((AU:(("R DHANABAL")))) )) ) )"

共 1 条记录

排序：全选导出：

1.LOW POWER AND AREA- EFFICIENT HALF ADDER BASED CARRY SELECT ADDER DESIGN USING COMMON BOOLEAN LOGIC FOR PROCESSING ELEMENT

作　　者：R DHANABAL ;DEEPIKA SRIVASTAVA ;BHARATHI V

出　　处：Journal of Theoretical and Applied Information Technology. 2014 ;64(3).

出版社：Journal of Theoretical and Applied

文章 ID：187139853

文章详细全文下载

1

电话：010-85195300

E-mail：cassoa@cass.org.cn

地址：中国北京建国门内大街5号中国社会科学院1#楼

扫一扫关注微信

联系我们|关于我们|网站声明

国家哲学社会科学文献中心版权所有