首页期刊浏览 2024年11月14日星期四

登录注册

全文

有本地全文

1篇

出版年度

2014

1篇

作者

	Pooja Saxena	1篇
	Sudheer K. M	1篇
	V. B. Chandratre	1篇

来源期刊

International Journal of VLSI Design & Communication Systems

1篇

学科主题

计算技术、计算机技术

1篇

语种

英文

1篇

国别/地区

印度

1篇

检索条件:"( ( 高级检索(( ((AU:(("Sudheer K. M")))) )) ) )"

共 1 条记录

排序：全选导出：

1.Design of a Novel Current Balanced Voltage Controlled Delay Element

作　　者：Pooja Saxena ;Sudheer K. M ;V. B. Chandratre

出　　处：International Journal of VLSI Design & Communication Systems. 2014 ;5(3):37.doi:10.5121/vlsic.2014.5304

出版社：Academy & Industry Research Collaboration Center (AIRCC)

文章 ID：216765059

文章详细全文下载

1

电话：010-85195300

E-mail：cassoa@cass.org.cn

地址：中国北京建国门内大街5号中国社会科学院1#楼

扫一扫关注微信

联系我们|关于我们|网站声明

国家哲学社会科学文献中心版权所有