首页期刊浏览 2025年05月02日星期五

登录注册

全文

有本地全文

1篇

出版年度

2015

1篇

作者

	M. Kamaraju	1篇
	T. Subhashini	1篇

来源期刊

International Journal of VLSI Design & Communication Systems

1篇

学科主题

计算技术、计算机技术

1篇

语种

英文

1篇

国别/地区

印度

1篇

检索条件:"( ( 高级检索(( ((AU:(("T. Subhashini")))) )) ) )"

共 1 条记录

排序：全选导出：

1.Power Optimized Datapath Units of Hybrid Embedded Core Architecture Using Clock Gating Technique

作　　者：T. Subhashini ;M. Kamaraju

出　　处：International Journal of VLSI Design & Communication Systems. 2015 ;6(6):33.

出版社：Academy & Industry Research Collaboration Center (AIRCC)

文章 ID：216765045

文章详细全文下载

1

电话：010-85195300

E-mail：cassoa@cass.org.cn

地址：中国北京建国门内大街5号中国社会科学院1#楼

扫一扫关注微信

联系我们|关于我们|网站声明

国家哲学社会科学文献中心版权所有