首页期刊浏览 2024年11月06日星期三

登录注册

高级检索

专家检索

全文

有本地全文

1篇

出版年度

2016

1篇

作者

	Pathak, V.	1篇
	Tiwari, S. K.	1篇

来源期刊

International Journal of Electronics Communication and Computer Engineering

1篇

学科主题

计算技术、计算机技术

1篇

语种

英文

1篇

国别/地区

印度

1篇

检索条件:"( ( 高级检索(( ((AU:(("Tiwari, S. K.")))) )) ) )"

共 1 条记录

排序：全选导出：

1.CMOS Layout Design for Improved Latency Sequential Circuits

作　　者：Tiwari, S. K. ;Pathak, V.

出　　处：International Journal of Electronics Communication and Computer Engineering. 2016 ;7(3):176-179.

出版社：IJECCE

文章 ID：179517588

文章详细全文下载

1

电话：010-85195300

E-mail：cassoa@cass.org.cn

地址：中国北京建国门内大街5号中国社会科学院1#楼

扫一扫关注微信

联系我们|关于我们|网站声明

国家哲学社会科学文献中心版权所有