首页期刊浏览 2024年11月27日星期三

登录注册

全文

有本地全文

2篇

出版年度

	2016	1篇
	2012	1篇

作者

	Vipin S. Bhure	2篇
	Praveen R. Chakole	1篇
	Rahul Kumar	1篇
	Shubhangini Ugale	1篇

来源期刊

	International Journal of Electronics and Computer Science Engineering	1篇
	International Journal of Innovative Research in Computer and Communication Engineering	1篇

学科主题

	计算技术、计算机技术	1篇
	计算机的应用	1篇

语种

英文

2篇

国别/地区

印度

2篇

检索条件:"( ( 高级检索(( ((AU:(("Vipin S. Bhure")))) )) ) )"

共 2 条记录

排序：全选导出：

1.Design of Cache Controller for Multi-core Processor System

作　　者：Vipin S. Bhure ;Praveen R. Chakole

出　　处：International Journal of Electronics and Computer Science Engineering. 2012 ;1(2):520-526.

出版社：Buldanshahr : IJECSE

文章 ID：88366452

文章详细全文下载
2.Design and Implementation of Reversible Arithmetic Logic Unit

作　　者：Rahul Kumar ;Shubhangini Ugale ;Vipin S. Bhure

出　　处：International Journal of Innovative Research in Computer and Communication Engineering. 2016 ;4(2):1456.doi:10.15680/IJIRCCE.2016.0402111

出版社：S&S Publications

文章 ID：179506244

文章详细全文下载

1

电话：010-85195300

E-mail：cassoa@cass.org.cn

地址：中国北京建国门内大街5号中国社会科学院1#楼

扫一扫关注微信

联系我们|关于我们|网站声明

国家哲学社会科学文献中心版权所有